Декларация за поверителност: Вашата поверителност е много важна за нас. Нашата компания обещава да не разкрива личната ви информация на всяко разширяване с изричните ви разрешения.
Модел №: NSO4GU3AB
транспорт: Ocean,Air,Express,Land
Вид плащане: L/C,T/T,D/A
Инкотерм: FOB,EXW,CIF
4GB 1600MHz 240-пин DDR3 UDIMM
История на ревизията
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Таблица за информация за поръчка
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Описание
HengStar Unbuffered DDR3 SDRAM DIMMS (некофинирани двойни скорости на данни Синхронни DRAM Dual In-Line Memory Modul) са с ниска мощност, високоскоростни операционни модули за памет, които използват DDR3 SDRAM устройства. NS04GU3AB е 512m x 64-битов два ранга 4GB DDR3-1600 CL11 1.5V SDRAM UNBOFERED DIMM продукт, базиран на шестнадесет 256M x 8-битови FBGA компоненти. SPD е програмиран към стандартната латентност на JEDEC DDR3-1600 от 11-11-11 при 1.5V. Всеки 240-пинов дим използва златни контактни пръсти. SDRAM Unbuffered DIMM е предназначен за използване като основна памет, когато е инсталиран в системи като компютри и работни станции.
Характеристика
Supply Power: VDD = 1.5V (1.425V до 1.575V)
VDDQ = 1.5V (1.425V до 1,575V)
800MHz FCK за 1600MB/sec/pin
8 Независима вътрешна банка
Програмируема латентност на CAS: 11, 10, 9, 8, 7, 6
Програмируема адитивна латентност: 0, Cl - 2 или Cl - 1 часовник
8-битово предварително извличане
БУРst Дължина: 8 (преплитане без никаква граница, последователна само с начален адрес „000“), 4 с TCCD = 4, което не позволява безпроблемно четене или пише [или в движение, използвайки A12 или MRS]
BI-посочен диференциална конструкция на данни
Calibration (самостоятелно) калибриране; Вътрешно самокалибриране чрез ZQ PIN (RZQ: 240 OHM ± 1%)
При прекратяване на матрицата с помощта на PIN ODT
PerioDerable Periort 7.8us при по -нисък от TCASE 85 ° C, 3.9us при 85 ° C <TCASE <95 ° C
Асинхронно нулиране
Настанимо силата на задвижването на изхода на данните-изход
Topoly топология
PCB: височина 1.18 ”(30 мм)
ROHS Съвместим и без халоген
Параметри на ключови времена
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Таблица за адрес
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Описания на щифтове
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Забележки : Таблицата за описание на щифта по -долу е изчерпателен списък на всички възможни пинове за всички DDR3 модули. Всички изброени пинове може да бъдат не се поддържат на този модул. Вижте ПИН задачи за информация, специфична за този модул.
Функционална блокова диаграма
4GB, 512MX64 модул (2Rank от X8)
Размери на модула
Изглед отпред
Изглед отпред
Бележки:
1. Всички размери са в милиметри (инчове); Макс/мин или типичен (TYP), където е отбелязано.
2. Толеранс върху всички размери ± 0,15 мм, освен ако не е посочено друго.
3. Диаграмата на размерите е само за справка.
продуктови категории : Аксесоари за индустриални интелигентни модули
Декларация за поверителност: Вашата поверителност е много важна за нас. Нашата компания обещава да не разкрива личната ви информация на всяко разширяване с изричните ви разрешения.
Попълнете повече информация, така че да може да се свърже с вас по -бързо
Декларация за поверителност: Вашата поверителност е много важна за нас. Нашата компания обещава да не разкрива личната ви информация на всяко разширяване с изричните ви разрешения.